專訪Veeco PSP技術長Laura Rothman Mauer 濕式蝕刻降低3D IC製造成本

作者: 李依頻
2015 年 11 月 12 日
三維晶片(3D IC)可望擴大普及。半導體設備商Veeco日前發布新一代濕式蝕刻設備,將化學機械研磨(CMP)、電漿蝕刻、矽厚度量測與清洗等四種製程工序合而為一,可較傳統乾式蝕刻的方法,顯著減少3D IC關鍵製程技術--矽穿孔(TSV)的成本,同時降低缺陷發生情形,將有助提升半導體廠採納3D...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

金融海嘯餘波盪漾 量測商通路策略大轉彎

2009 年 12 月 28 日

標準改朝換代 傳輸介面影音/充電規格大翻新

2014 年 08 月 07 日

半導體產業走到十字路口 在地化是挑戰也是契機

2021 年 09 月 06 日

Edge cloud架構打頭陣 工業邊緣運算大步向前

2022 年 06 月 01 日

WFH帶動數位微學習趨勢

2022 年 06 月 09 日

從底層晶片到軟體開發模型 新規範標準引領AI時代汽車資安進化

2024 年 01 月 04 日
前一篇
整合OnHub中介軟體 盟創新閘道器蓄勢待發
下一篇
ThingWorx與ADI合作為物聯網應用提供雲端運算環境