專訪Veeco PSP技術長Laura Rothman Mauer 濕式蝕刻降低3D IC製造成本

作者: 李依頻
2015 年 11 月 12 日
三維晶片(3D IC)可望擴大普及。半導體設備商Veeco日前發布新一代濕式蝕刻設備,將化學機械研磨(CMP)、電漿蝕刻、矽厚度量測與清洗等四種製程工序合而為一,可較傳統乾式蝕刻的方法,顯著減少3D IC關鍵製程技術--矽穿孔(TSV)的成本,同時降低缺陷發生情形,將有助提升半導體廠採納3D...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

專訪英特爾台灣分公司總經理陳立生 Ultrabook下半年出貨飆

2012 年 08 月 06 日

克服多重圖案成型挑戰 全方位製程控制方案露頭角

2015 年 06 月 30 日

專訪雅特生科技總裁暨執行長Jay L. Geldmacher 嵌入式電源研發熱潮升溫

2015 年 07 月 16 日

卡位人工智慧專利 三大領域值得台廠關注

2016 年 07 月 28 日

專訪Tobii共同創辦人暨首席科學家Marten Skogo 眼動追蹤晶片實現自然人機互動

2015 年 11 月 23 日

疫情加溫行動通訊需求 5G產業/驗證2021再進擊

2021 年 02 月 25 日
前一篇
整合OnHub中介軟體 盟創新閘道器蓄勢待發
下一篇
ThingWorx與ADI合作為物聯網應用提供雲端運算環境